nicht die zum Anziehen (leider)
Disclaimer: Dieser Thread wurde aus dem alten Forum importiert. Daher werden eventuell nicht alle Formatierungen richtig angezeigt. Der ursprüngliche Thread beginnt im zweiten Post dieses Threads.
Flipflops
Ich habe eine Frage zu den RS-Latches.
Wenn R=1 + S=1 wird Q und Q’ zu 0, was ja unzulässig ist. Was passiert dann – stimmt es, dass dann der Folgezustand zufällig (also frei wählbar) ist?
- kommt es darauf an, ob dein RS FlipFlop aus NAND oder NOR Gattern besteht, dementsprechend aendert sich der ungueltige Zustand.
- Glaube ich mich zu erinnern, dass du davon ausgehen kannst, dass wenn so eine Frage kommt, und du antwortest mit “es kommt zu einem undefinierten Zustand” alles i.o. ist.
- Ja, sorry, das war ungenau. Ich meinte, dass es in ungültigen Zustand kommt (entsprechend für NOR/NAND)
- Ok. Weil entweder blick ich „Verzögerungszeit“ nicht, oder das kommt in der Aufgabe 4 beim Zeichnen vor
kommt bei mir auch vor…
So einfach ist das nicht abgehandelt. Ich werde jetzt nicht die Lösung verraten, aber es ist richtig dass wenn beide Ausgänge 0 (oder 1 ist jenach Latch-Typ) das schonmal ungültig ist aber jetzt ist noch die Frage was danach kommt und man kann sich überlegen was man tun müsste um wieder einen gültigen Zustand herbeizuführen.
Also waehrend meinem Praktikum hat man keinen gefragt, was danach passiert, und afaik wurde auch in der Vorlesung zumindest bei mir wenn ueberhaupt von Herrn Teich erwaehnt, dass in manchen Implementierungen Oszillationen auftreten koennen, wenn man den ungueltigen Zustand anlegt.
Ansonsten macht euch mal keine Sorgen, dass ihr nur wegen so einem Detail nach Hause geschickt werdet.
Naja das Wellendiagramm muss ja immerhin entsprechend weit gezeichnet werden…
Ich hab das jetzt so, dass nach dem ungültigen Zustand kein fester Zustand mehr erreicht wird. Stimmt das oder muss ich noch irgendwas beachten damit doch wieder ein gültiger Zustand erreicht wird?
Mit “nicht festem Zustand” meinst du Oszillation?
Jetzt wo ich nachgeschaut hab was das ist: Ja genau das mein ich.
Kann es sein, dass die Zeichnungen für die NOR-Version genau gleich aussehen, blos, dass Q´ halt beim zweiten ein wenig schneller das Signal hat?
hab ich auch so herausbekommen.
Was soll man in der Grafik denn für den ungültigen Zustand Zeichnen?
Das Ergebnis was rauskommt
Lies doch mal die Posts vor deinem durch, dann weisst du es
kurze Frage:
wie ist das mit den Verzögerungszeiten zu handhaben?
Zum Beispiel bei Abbildung 6:
Anfang ist S = 1 und R = 0, dann wird nach 20ns S = 0 und R = 1. Meine Frage jetzt, wie wirkt sich die Verzögerung von 10 ns aus? Ändert sich Q nach 10 ns schon und Q’ erst nach 20ns? Kann mir da gerade nichts drunter vorstellen.
Danke für die Antworten, schon im vorraus
wenn du den Wert fuer 30ns berechnest, nimmst du als Werte von R und S sowie Q und Q’ (mit denen du rechnest) die Werte, die bei 20ns gelten, womit du dann die 10ns-Verzoegerungszeit realisierst
dh Q und Q’ sind nicht gegenseitig versetzt? Dachte Q’ geht erst in das nor-Gatter mit R als eingang und dann wird Q berrechnet und anschließend geht dieses Q runter in das nor mit dem S eingang?
naja, ich habs so gemacht.
Ob meine Diagramme richtig sind, wird sich dann morgen zeigen