VHDL
Disclaimer: Dieser Thread wurde aus dem alten Forum importiert. Daher werden eventuell nicht alle Formatierungen richtig angezeigt. Der ursprüngliche Thread beginnt im zweiten Post dieses Threads.
Klausur April 2011
Mich verwirrt gerade ausgerechnet die 1-Punkt-Aufgabe 3a).
Per google habe ich diese Lösung gefunden:
http://wwwcip.informatik.uni-erlangen.de/~ej39evyx/GTI/SS12/uebung11/uebung11_loesung.pdf
Allerdings verstehe ich nicht, woran ich erkenne, ob ein Schaltblock den Takt braucht oder nicht.
Kann mir das mal jemand näherbringen?
Also ich merks mir so:
Jeder Schaltblock, der dauernd etwas machen muss, muss synchron, also mit Takt, betrieben werden. Wie der Wecker z.b.
Und jeder Schaltblock, der nur zu bestimmten Ereignissen arbeiten muss, wird asynchron betrieben, z.B. die ALU, weil die muss ja nicht jede Sekunde ein Ergebnis berechnen
Hoffe, dass es halbwegs verständlich ist was ich meine 
Dann versteh ich aber immer noch nicht, warum Ausgaberegister synchron sein muss und Ausgabe Multiplexer nicht
Register ist ein speicher und rückgekoppelt mit sich selbst um den wert beizubehalten. Wenn das nicht getaktet ist kommt müll raus.
Bei nem Mulitplexer ist das egal, du legst vorne Werte an und es kommt hinte ein Wert raus.
Das wäre zumindest mein Ansatz.
ok…glaub ich hab’s hauptsächlich verstanden.
danke