letzte Fragen

[system]

Disclaimer: Dieser Thread wurde aus dem alten Forum importiert. Daher werden eventuell nicht alle Formatierungen richtig angezeigt. Der ursprüngliche Thread beginnt im zweiten Post dieses Threads.

[Kuno_See]

letzte Fragen
Hallo,

hier meine letzten Fragen:

„Wie verändert sich der Realisierungsaufwand bezüglich Anzahl und Breite der Adressvergleicher im Cache, wenn ein Assoziativitätsgrad von 256 statt 8 gewählt würde ?“

Nun: man braucht jetzt eben 256 Adressvergleicher statt 8, aber ändert sich da was an der Breite ?
Weil, letztlich muss man doch immer das mit dem ganzen Tag abchecken, ob es das richtige ist. Oder ? Der Anteil vom Index wird denke ich kleiner, weil die
Mengen ja größer und dadurch ihre Anzahl kleiner wird. Aber letzlich ändert das nichts an der Breite vom Adressvergleicher, weil man ja eh immer noch den ganzen
Tag abgleichen muss, oder ?

„Was muss beim Prozesswechsel auf einem System mit Paging und TLB gemacht werden, damit der Speicherschutz nicht gefährdet ist ?“

Die Frage ist mir in mehreren Altklausuren über den Weg gelaufen, aber ich weiß immer noch nicht, was jetzt die WIRKLICH richtige Antwort darauf ist …

[seth]

---

@Kuno_See

Hallo,

hier meine letzten Fragen:

„Wie verändert sich der Realisierungsaufwand bezüglich Anzahl und Breite der Adressvergleicher im Cache, wenn ein Assoziativitätsgrad von 256 statt 8 gewählt würde ?“

Nun: man braucht jetzt eben 256 Adressvergleicher statt 8, aber ändert sich da was an der Breite ?
Weil, letztlich muss man doch immer das mit dem ganzen Tag abchecken, ob es das richtige ist. Oder ? Der Anteil vom Index wird denke ich kleiner, weil die
Mengen ja größer und dadurch ihre Anzahl kleiner wird. Aber letzlich ändert das nichts an der Breite vom Adressvergleicher, weil man ja eh immer noch den ganzen
Tag abgleichen muss, oder ?

Du schreibst doch selbst, dass der Index weniger Bits umfasst - das Tag folglich breiter wird und somit auch die Vergleicher breiter werden müssen.

@Kuno_See

„Was muss beim Prozesswechsel auf einem System mit Paging und TLB gemacht werden, damit der Speicherschutz nicht gefährdet ist ?“

Die Frage ist mir in mehreren Altklausuren über den Weg gelaufen, aber ich weiß immer noch nicht, was jetzt die WIRKLICH richtige Antwort darauf ist …

Page-Tables umschalten (durch Wechsel des PD-Zeigers), TLB invalidieren (macht Intel automatisch beim Schreiben nach CR3)

[Kuno_See]

---

Danke. Bei der Sache mit den Tags hab ich wohl den Wald vor lauter Bäumen nicht mehr gesehen (oder die Tags vor lauter Adressvergleicher nicht mehr gesehen ? =)