Praktikumserfahrungen - Die Zweite

Disclaimer: Dieser Thread wurde aus dem alten Forum importiert. Daher werden eventuell nicht alle Formatierungen richtig angezeigt. Der ursprüngliche Thread beginnt im zweiten Post dieses Threads.

Praktikumserfahrungen - Die Zweite
Hallo…

Wieder der erste! Aber nur, weil ich mich ausm Staub gemacht hab! Colloquium war wie beim ersten mal (lag wohl am selben Prüfer :smiley: ), nur bissle schwerer… Aber auch leicht machbar, sofern man sich mit VHDL gut auskennt und sich bissle Latches und FlipFlops angeschaut hat. Das is nämlich genau das, was man mit VHDL schön beschreiben kann. Ach ja, es wird verlangt, dass man VHDL aufs Blatt schreiben kann! Also nicht das Wort, sondern die Sprache!

Naja, dann der Praktikumsteil. Leider gins bei uns net, lag aber an der Software die nicht funktioniert hat! Wir haben dann bissle SuperTux gespielt, so ungefähr ne Stude… Und dann wurde uns gesagt, das es nix mehr wird…

Anschließend wurden wir noch beim Koch vorbei geschickt um uns unsere Scheine abzuholen… Sehr cool, er ist irgendiwe die Kulanz in Person, aber werdet ihr schon noch rausfinden!!!

Na gut, ich bin raus! Ich habs geschaft… Allen Viel Glück, die noch müssen!

Attachment:
Bild(16).jpg: https://fsi.cs.fau.de/unb-attachments/post_31700/Bild(16).jpg


Zur Vorbereitung:

Schaut euch die Flip Flops n und wenn man VHDL noch ordentlich kann ist des kein Problem (ich konnte VHDL so halb ordentlich und bin auch durchgekommen :wink: ).
Aufgabe bei uns war z.B. Flankengesteuertes und pegelgesteuertes Flip Flop in VHDL zeichne. Dann D- FlipFlop zeichnen.

Zum Praktikum selbst:
Es lief heute weng unglücklich weil anscheinend irgendein System abgestürzt ist und man nur auf 2 Rechnern XILINX laufen lassen konnte, d.h. am Ende haben alle Rechner des Programm auf den beiden laufen lassen. Dadurch hat die Bitstreamerzeugung anstelle von 2 Minuten ca. 15 Minuten gedauert.

Die haben des aber sehr kulant geregelt und allen den Schein gegeben und wer will kann auch am Donnerstag nochmal kommen und es da dann ausprobieren.


ich gebe euch einen rat: wenn ein prüfer reinkommt und sagt: “so eine dreiergruppe zu mir und nehmt block und stift mit!” dann schaut blos dass ihr nicht zu dem kommt.

Testatdauer: 60 Minuten

Fragen: Wie wird der Sectrigger erzeugt, Siebensegmentanzeige, tiefes VHDL…der Code muss zu 100% verstanden sein. Der will dass ihr ihm genau erklärt was wo passiert. Dann noch richtig tiefschürfende Einzelheiten zu Clock etc.

Fazit: Er wollte uns alle drei durchfallen lassen obwohl ich das VHDL-Cookbook gelesen habe und alle Vorlesungsfolien zu 100% konnte. Im Endeffekt hab ich dann gesagt: “Ich sehs net ein, ich hab die ganze zeit die blöden Folien gelernt”…Dann fragte er noch Signal-Variable und noch was total einfaches und ließ uns gehn :wink:

Viel Spass beim Praktikum! Und: Er hieß Jürgen Falk.


Ich war wieder mal mit Chip und Flow zusammen in der Gruppe, die sich als erstes in die ‘Höhle des Löwen’ getraut hat.
Unser Prüfer war diesmal der Dirk Koch. Das Colloquium war entsprechend entspannt, eigentlich eher ein lockeres Gespräch in geselliger Runde. Wenn man sich gut vorbereitet hatte, waren die Fragen mehr als fair.
Dran kam u.a.:

  • kurzer Blick auf die Hausaufgabe
  • Signalträgheit (Stichwort [m]transport[/m])
  • Unterschied [m]signal[/m]/[m]variable[/m]
  • Implementierung eines FlipFlops in VHDL

Die praktische Übung ging dann nicht so ganz glatt, weil das Xilinx-Programm sich auf den meisten Rechnern nicht starten ließ. (Welcher vernünftige Mensch startet unter Linux mit [m]wine[/m] über das Netzwerk ein Windows-Programm?) Pro Raum haben im Endeffekt nur zwei Gruppen ein vernünftiges Ergebnis vorweisen können, alle andere hatten mit nicht funktionierender Technik zu kämpfen.

Aber der Sonnenuntergang war dafür wieder sehenswert! :smiley:


Also ich fand den Falk cool. Der fordert einen wenigstens mal so richtig :rolleyes:

Es war zwar schwer aber er war dann am ende doch sehr kulant muss ich sagen. Demnach bin ich schon zufrieden. Auch wenn das Testet >60minuten gedauert hatte :stuck_out_tongue:

Aber ich hab den Schein. :wink:

PS: schaut euch das “not” in der “sevensegment.vhd” ziemlich am ende an. Könnte euch helfen beim Testat :wink:


verwirr sie nur nicht christian, das not muss rein und der vektor für 0 ist dann zb. 1011111, da die siebensegmentanzeigen mit negativer logik angesprochen werden (wusst ich auch nicht, bis sies uns erklärt haben…)
bei mir wurde auch ungefähr das verlangt was airhardt erwähnt hatte: mussten nen d-flip flop in vhdl schreiben und dann noch signalverläufe hinzeichnen bei verschiedenen signal/variablen zuweisungen, dann noch sensitivitätsliste erklären und unterschied zw signale + variablen erläutern :cool:

OMFG
und ich dachte ich kann das mit VHDL locker angehen.
Ich mach mich in diese verquere Sprache nicht reindenken!


jo aber wir wurden gefragt was das not da macht. Daher hab ichs angesprochen. wollte nicht verwirren! :slight_smile:


Hehehe, den hatten Comrade, MB und ich vor einer Woche auch. Er hat sich die hausaufgabe bei uns damals relativ genau angeschaut, was ich gut fand.
Die Fragen waren dann eigentlich auch ok, letzte woche zumindest. Es gab leichte verständigungsschwierigkeiten, aber war auch ok, man konnte problemlos nachfragen.
Also so richtig locker wars anfangs sicher nicht, aber er hat uns durchkommen lassen, dafür dass vor allem ich teilweise schwierigkeiten hatte…

Weiß nich, bin gespannt wen wir diesmal kriegen.


Sicher, dass er nicht Joachim Falk hieß?


Hier stand mal totaler Unsinn.


wie sagte mein prüfer. " Von all den Informatikern wirds schon einen Freak geben der das schafft"


Will hier jetzt keinen ärgern, diskrimieren, blöd anmachen oder der Gleichen, aber ich frage mich, was das hier alles mit Praktikumserfahrungen zu tun hat? Wenn ich mich recht entsinne, dann gibts auch ein Thread, der sich mit der Vorbereitung befasst… Naja, macht mal, mir sollte das eigentlich ja egal sein, habs ja eh schon hinter mir… :rolleyes: :motz:


villeicht: etsprechende posts wurden verschoben


Hab gestern Spätabend noch folgenden Link gefunden, für den Fall, dass er jetzt noch jemand (oder für die Klausurvorbereitung irgendwann xD) hilft: http://www.vhdl-online.de/tutorial/
Ist vom Lehrstuhl für Rechnergestützten Schaltungsentwurf und scheint echt nett zu sein, zumindest wesentlich besser als die Folien und Gerüchten zufolge auch besser als das Cookbook.


Die page ist down. Trotzdem danke.


und sie geht doch! :wink:


geschafft, puuuuuuuuuuuuuuuuuuuuuuuuuuuhhhhhhhhhhhhhhhhhhhhhhhhhhhhhh


Jo.
Diesmal war’s richtig angenehm und locker!