Disclaimer: Dieser Thread wurde aus dem alten Forum importiert. Daher werden eventuell nicht alle Formatierungen richtig angezeigt. Der ursprüngliche Thread beginnt im zweiten Post dieses Threads.
VHDL std_logic vector Praktikumsaufgabe 2.6
Was soll mir de std_logic_vector ( 1 to 5 ) in der neunten Zeile des Sourc Codes sagen. Konkret : Warum von 1 und nicht von 0, also (0 to 5) ?
Wahrscheinlich meinst du die 179. Zeile, wenn man die *.vhd dateien alphabetisch anordnet 
Die Aufgabenstellung beginnt mit
S sind diese schalter, von 1 bis 5
EDIT: „alphabetisch“ heisst natuerlich, dass alle kleinbuchstaben vor grossbuchstaben kommen
Danke dir, hat mir geholfen.