Disclaimer: Dieser Thread wurde aus dem alten Forum importiert. Daher werden eventuell nicht alle Formatierungen richtig angezeigt. Der ursprüngliche Thread beginnt im zweiten Post dieses Threads.
Cache - Adresse, Offsets und Tag bestimmen
Hallo zusammen ich bin neu hier und habe folgende Aufgabe bei der ich mir bei einigem nicht sicher bin:
Aufgabe:
Gehen Sie im Folgenden von einem Computer aus, der zur Beschleunigung der Speicherzugriffe auf den byteadressierten Arbeitsspeicher mit einer Kapazität von 2GB einen Cache mit 8 Rahmen vorsieht, wobei jeder Rahmen 2 Worte zu je 32 Bit umfasst. Der Cache sei als 4-way-set-associative Cache organisiert und als Ersetzungsstrategie wird LRU eingesetzt.
Geben Sie die Breite von den Daten- und Adressbus sowie die Anzahl an Bits für Tag, Index und Offsets an.
Meine Lösung:
Datenbus: ? (Hier fehlt mir die Idee)
Adressbus: 2^112^20=2GB → 31 Bit
Tag: Adressbus - Index - Wortoffset - Byteoffset = 31 Bit - 1- 1 - 2 = 27 Bit
Index: 1 Bit, da damit 8 Rahmen / 4-way-set = 2 Indizien angesprochen werden können
Wortoffset: 1 Bit, da 2 Worte
Byteoffset: 2 Bit, da 48Byte=32 Bit adressiert werden.
Kann da einer Bitte drüber schauen ob das so passt? Danke